

**Федеральное государственное автономное образовательное  
учреждение высшего образования  
«Московский физико-технический институт  
(национальный исследовательский университет)»**

**УТВЕРЖДЕНО**

**Директор физтех-школы  
радиотехники и компьютерных  
технологий**

**Д.А. Гаврилов**

	<b>Рабочая программа дисциплины (модуля)</b>
<b>по дисциплине:</b>	Лаборатория телекоммуникационных устройств
<b>по направлению:</b>	Прикладные математика и физика
<b>профиль подготовки:</b>	Радиотехника и компьютерные технологии Физтех-школа Радиотехники и Компьютерных Технологий центр образовательных программ ФРКТ
<b>курс:</b>	4
<b>квалификация:</b>	бакалавр

Семестр, формы промежуточной аттестации: 8 (весенний) - Дифференцированный зачет

Аудиторных часов: 60 всего, в том числе:

лекции: 0 час.

семинары: 0 час.

лабораторные занятия: 60 час.

Самостоятельная работа: 75 час.

Всего часов: 135, всего зач. ед.: 3

Программу составили:

И.Н. Лобанов, старший преподаватель

А.С. Федоткин, старший преподаватель

Программа обсуждена на заседании центра образовательных программ ФРКТ 08.11.2024

## Аннотация

В лабораторном курсе изучаются интерфейсы связи и передачи информации. Осваиваются современные методы проектирования и реализации цифровых телекоммуникационных устройств на программируемых логических интегральных схемах (ПЛИС).

Интерфейс RS-232, официально называемый "EIA/TIA-232-E", но более известный как интерфейс "COM-порта" (на логическом уровне Universal Asynchronous Receiver-Transmitter (UART)) ранее был одним из самых распространенных интерфейсов в компьютерной технике. Он и до сих пор встречается в системных блоках, несмотря на появление более скоростных и "интеллектуальных" интерфейсов, таких как USB и FireWire. У разработчиков аппаратуры UART интерфейс очень востребован благодаря простоте реализации протокола. Поэтому фирма FTDI разработала и выпускает серию микросхем переходников интерфейсов USB - UART и драйверов к ним.

Интерфейс ARINC-429, разработанный фирмой ARINC, предназначенный и широко используемый для межсистемного обмена информацией в коммерческих и транспортных самолётах (в России это ГОСТ-18977-79).

Стандарт MIL-STD-1553 (стандарта НАТО — STANAG 3838 AVS, в России это ГОСТ Р 52070-2003) разработанный по заказу МО США бортовой авионики военных самолетов позднее спектр его применения существенно расширился, стандарт стал применяться и в гражданских системах.

Популярный интерфейс SPI - для последовательного обмена данными между микросхемами предложенный компанией Motorola, в настоящее время используется в продукции запоминающих устройств (EEPROM, Flash-память, SRAM), часов реального времени (RTC), АЦП/ЦАП, цифровых потенциометров, специализированных контроллеров многих производителей.

Очень популярный интерфейс I2C, в котором используется всего два сигнальных проводника линий: SDA - данных и SCL – синхронизации широко распространенный для обмена информацией между микросхемами.

В аналоговых АСУ ТП с токовой петлей 4-20mA передача цифровых осуществляется данных по HART протоколу, в котором использует частотно-манипулированный сигнал с непрерывной фазой (Continuous Phase Frequency Shift Key ), известный как FSK.

## 1. Цели и задачи

### Цель дисциплины

- ознакомление с современными технологиями и получение навыков разработки, моделирования и отладки телекоммуникационных устройств.

### Задачи дисциплины

- освоение студентами базовых знаний в области разработки телекоммуникационных устройств на основе аналоговых и цифровых компонент, а также программируемых логических интегральных схем (ПЛИС);
- приобретение теоретических знаний в области методики проектирования, моделирования и анализа телекоммуникационных устройств;
- оказание консультаций и помощи студентам в проведении собственных исследований и разработки телекоммуникационных устройств на основе специализированных телекоммуникационных модулей и самостоятельных разработок на ПЛИС.

## 2. Перечень формируемых компетенций

Освоение дисциплины направлено на формирование следующих компетенций:

Код и наименование компетенции	Индикаторы достижения компетенции
УК-1 Способен осуществлять поиск, критический анализ и синтез информации, применять системный подход для решения поставленных задач	УК-1.2 Находит, критически анализирует и выбирает информацию, необходимую для решения поставленной задачи
	УК-1.4 Грамотно, логично, аргументированно формирует собственные суждения и оценки

УК-2 Способен определять круг задач в рамках поставленной цели и выбирать оптимальные способы их решения, исходя из действующих правовых норм, имеющихся ресурсов и ограничений	УК-2.1 Формулирует совокупность взаимосвязанных задач в рамках поставленной цели работы, обеспечивающих ее достижение. Определяет ожидаемые результаты решения поставленных задач
УК-3 Способен осуществлять социальное взаимодействие и реализовывать свою роль в команде	УК-3.1 Способен устанавливать разные виды коммуникации (учебную, научную, деловую, неформальную и др.)
ОПК-2 Способен использовать современные информационные технологии и программные средства при решении задач профессиональной деятельности, соблюдая требования информационной безопасности	ОПК-2.1 Способен применять современные вычислительную технику и сервисы сети Интернет в области (сфере) профессиональной деятельности
ОПК-4 Способен осуществлять сбор и обработку научно-технической и (или) технологической информации для решения фундаментальных и прикладных задач	ОПК-4.2 Знает основные источники научно-технической и (или) технологической информации в области профессиональной деятельности
	ОПК-4.4 Владеет навыками работы с компьютером и компьютерными сетями с целью получения, хранения и обработки научной (технической, технологической) информации
ПК-2 Способен анализировать полученные в ходе научно-исследовательской работы данные и делать научные выводы (заключения)	ПК-2.3 Способен представлять научные утверждения, их обоснования и доказательства, научные проблемы и их решения ясно и точно в терминах, понятных для профессиональной аудитории, в письменной и устной форме
ПК-3 Способен выбирать и применять подходящее оборудование, инструменты и методы исследований для решения задач в избранной предметной области	ПК-3.3 Умеет производить оценку точности численных методов, используемых на ЭВМ, вычислительной сложности используемых алгоритмов и объема требуемых вычислительных ресурсов

### 3. Перечень планируемых результатов обучения по дисциплине (модулю)

В результате освоения дисциплины обучающиеся должны

знать:

- основные инструменты и технологии, составляющие понятие устройств;
- основные технологические процессы, связанные с разработкой новых телекоммуникационных устройств на новых ПЛИС;
- современные проблемы проектирования новых телекоммуникационных устройств;
- основные методы оптимизации проектирования новых телекоммуникационных устройств;
- основы обеспечения качества и высокой скорости проектирования при разработке новых телекоммуникационных устройств.

уметь:

- пользоваться своими знаниями для решения прикладных и технологических задач;
- делать правильные выводы из сопоставления результатов моделирования и эксперимента;
- делать качественные выводы при переходе к предельным частотам сигналов синхронизации цифровых устройств;
- видеть в результатах моделирования соответствия и отличия от реальных процессов в телекоммуникационных устройствах;
- осваивать новые методики описания связей элементов в электронных схемах цифровых устройств.

владеть:

- навыками освоения большого объема информации;
- навыками самостоятельной работы и использования информации из баз знаний в Интернет;
- культурой постановки и проектирования задач по разработке телекоммуникационных устройств;
- навыками использования современных инструментов проектирования телекоммуникационных устройств;
- практикой исследования и решения теоретических и прикладных задач.

#### 4. Содержание дисциплины (модуля), структурированное по темам (разделам) с указанием отведенного на них количества академических часов и видов учебных занятий

##### 4.1. Разделы дисциплины (модуля) и трудоемкости по видам учебных занятий

№	Тема (раздел) дисциплины	Трудоемкость по видам учебных занятий, включая самостоятельную работу, час.			
		Лекции	Семинары	Лаборат. работы	Самост. работа
1	UART интерфейс (RS-232, COM-порт). Лабораторные работы 404_1B или 404CRC			10	12
2	Авиационный интерфейс ARINC-429. Лабораторные работы 405AD или 405ADC			10	12
3	Военный интерфейс MIL-1553. Лабораторная работа 406, 406_XS, 406_ADC			11	12
4	SPI интерфейс Лабораторная работа 407ND			7	13
5	I2C интерфейс. Лабораторная работа 408			11	13
6	FSK интерфейс Лабораторные работы: 414_N95, 414_T95, 414_F95			11	13
Итого часов				60	75
Подготовка к экзамену		0 час.			
Общая трудоёмкость		135 час., 3 зач.ед.			

##### 4.2. Содержание дисциплины (модуля), структурированное по темам (разделам)

Семестр: 8 (Весенний)

###### 1. UART интерфейс (RS-232, COM-порт). Лабораторные работы 404\_1B или 404CRC

Обзор стандартов и физических интерфейсов современных телекоммуникационных устройств.

UART интерфейс, официально называемый "EIA/TIA-232-E", но более известный как интерфейс RS-232 "COM-порта", ранее был одним из самых распространенных интерфейсов в компьютерной технике. Он и до сих пор встречается в настольных компьютерах, несмотря на появление более скоростных и "интеллектуальных" интерфейсов, таких как USB и FireWare. К его достоинствам с точки зрения разработчиков аппаратуры можно отнести простоту реализации протокола. Физический интерфейс RS-232 реализуется разъемом типа DB-9M.

Изучаются методы проектирования передающих и приемных модулей UART интерфейса.

###### 2. Авиационный интерфейс ARINC-429. Лабораторные работы 405AD или 405ADC

Стандарт ARINC 429, разработанный фирмой ARINC, предназначен для межсистемного обмена информацией в коммерческих и транспортных самолётах (в России это ГОСТ-18977-79). Скорость передачи 12.5, 50 или 100 кбит/сек. Соединительные провода — экранированные витые пары. На одной шине (витой паре) может быть только один передатчик и не более 20 приемников. Передатчик всегда активен, он либо передаёт слова данных или выдаёт "пустой" уровень (0 В). Размер слова составляет 32 бита. Бит 32 – контроль четности (дополнение до нечетного числа единиц). Код – биполярный самосинхронизирующийся, с возвратом к нулю (RZ). Логической 1 соответствует положительный, а, логическому 0 – отрицательный импульс. Длительность импульса равна половине интервала следования (длительности такта). Импульсы должны иметь пологие фронты примерно 0.1-0.3 от длительности импульса. Первые 8 бит являются адресом абонента, следующие 23 бита являются данными, а последний контрольный бит дополняет число единиц в слове до нечетного числа. Особенностью формата ARINC слова является то, что первые 8 бит адреса передаются старшими битами вперед, а 23 бита данных передаются младшими битами вперед. Инверсия нумерации бит считается недопустимой. Минимальная пауза между словами 4 бита.

Осваиваются методы проектирования цифровых модулей модулятора передатчика и дешифратора сигналов стандарта ARINC 429.

### 3. Военный интерфейс MIL-1553. Лабораторная работа 406, 406\_XS, 406\_ADC

Стандарт MIL-STD-1553, изначально разрабатывался по заказу МО США для использования в военной бортовой авионике. Впервые опубликован в США как стандарт BBC в 1973 году, применён на истребителе F-16. Принят в качестве стандарта НАТО — STANAG 3838 AVS. Позднее спектр его применения существенно расширился, стандарт стал применяться и в гражданских системах. Данные передаются по витой проводной паре последовательно словами по 16 бит. Длительность каждого слова 20 мкс и состоит из 20 тактов по 1 мкс. В первые три такта передаются 2 импульса синхронизации с длительностью 1.5 мкс каждый. Затем в течение 16 тактов передаются 16 бит данных (D[15:0] - старшими битами вперед) и на последнем 20-м такте передается бит контроля четности (дополнение до нечетности числа 1 в слове). Полярность импульсов синхронизации определяется назначением слова. Например, в командном слове (CW) и в ответном слове (RW) первый импульс синхронизации положительный, а в слове данных (DW) – отрицательный. В качестве кода передачи используется биполярный фазоманипулированный код (Манчестер II). Биты данных передаются не потенциально, а перепадом напряжения в центре такта. Перепад напряжения от + к – (–) соответствует единице, а перепад от – к + (–) соответствует нулю. Размах напряжения на линии может быть в интервале от 1.4 В до 20 В.

Осваиваются методы проектирования цифровых модулей модулятора передатчика и дешифратора сигналов стандарта MIL-1553 (ГОСТ 26765.52-87, ГОСТ Р. 52070-2003).

### 4. SPI интерфейс Лабораторная работа 407ND

SPI - популярный интерфейс для последовательного обмена данными между микросхемами. Интерфейс SPI изначально он был придуман компанией Motorola, а в настоящее время используется в продукции многих производителей. Его наименование является аббревиатурой от 'Serial Peripheral Bus', что отражает его предназначение - шина для подключения внешних устройств. Шина SPI организована по принципу 'ведущий-ведомый' (MASTER/SLAVE). В качестве ведущего шины обычно выступает микроконтроллер, но им также может быть программируемая логика, DSP-контроллер или специализированная ИС. В роли ведомых выступают различного рода микросхемы, в т.ч. запоминающие устройства (EEPROM, Flash-память, SRAM), часы реального времени (RTC), АЦП/ЦАП, цифровые потенциометры, специализированные контроллеры и др.

Осваиваются методы проектирования цифровых модулей ведущего и ведомого SPI интерфейса.

### 5. I2C интерфейс. Лабораторная работа 408

Интерфейс I2C используется для обмена данными между микросхемами. В шине интерфейса I2C используется всего два сигнальных проводника линий: SDA - данных и SCL - синхронизации. Выходные каскады устройств, подключенных к проводникам шины I2C, должны иметь: открытый сток, открытый коллектор или буфер с третьим состоянием (BUFE или DUFT). Высокий уровень сигнала на проводниках линий обеспечивается резисторами, соединяющими их с источником питания VCC. Такое соединение реализует функцию монтажного «И» (по логическим единицам) или монтажного «ИЛИ» (по логическим нулям), что обеспечивает двунаправленность шины. Устройства, подключенные к шине I2C, могут быть как, ведущие так и ведомые. Ведущий - это устройство, которое вырабатывает сигнал синхронизации и инициирует передачу или прием данных. При этом любое другое устройство считается ведомым по отношению к ведущему.

Осваиваются методы проектирования цифровых модулей ведущего и ведомого I2C интерфейса.

#### 6. FSK интерфейс Лабораторные работы: 414\_N95, 414\_T95, 414\_F95

Передача данных по HART протоколу используется в аналоговых АСУ ТП с токовой петлей 4-20 mA. Минимальному уровню управляющего сигнала соответствует ток 4 mA, а максимальному – ток 20 mA. Максимальное падение напряжения на входе управляемого устройства (ведомого) не должно превышать ~12 V. Минимальный уровень тока управления не может быть меньше 4 mA, поэтому он часто используется не только для управления, но и для питания электронных модулей ведомого. Например, при напряжении 12 V максимальная мощность потребления, ведомого не должна превышать  $4 \text{ mA} * 12 \text{ V} = 48 \text{ mW}$ .

HART протокол использует частотно-манипулированный сигнал с непрерывной фазой (Continuous Phase Frequency Shift Key ) CPFSK. В дальнейшем будем подразумевать непрерывность фазы и использовать укороченную мнемонику - FSK.

Скорость передачи данных 1200 бит в секунду (1200 Bod). Логической «1» соответствует один полный период синусоиды с частотой 1200 Hz, а логическому «0» - два неполных периода синусоиды с частотой 2200 Hz. Пример временной диаграммы FSK сигнала для двух бит (0 и 1) приведен на рис.1.

Цифровой сигнал ведущего с амплитудой 0.5 mA накладывается на ток управления 4-20 mA. Среднее значение FSK сигнала равно 0, а частота (1200 Hz) существенно выше ширины полосы частот (25 Hz) управляющего сигнала, поэтому FSK сигнал не влияет на аналоговое управление.

Ведомый отвечает «напряжением», т.е. модулирует падение напряжение на линии управления FSK сигналом с амплитудой 0.5 V.

Для генерации и декодирования FSK HART сигнала выпускаются специальные микросхемы, например, DS8500.

Для передачи данных используется асинхронный UART протокол (Universal Asynchronous Receiver-Transmitter), где каждый, передаваемый байт (блок из 8-ми бит данных), дополняется нулевым старт битом и заканчивается единичным стоп битом. Длительность старт бита равна длительности одного бита, а длительность стоп бита может составлять одну, полторы или две длительности бита. Данные передаются младшими битами вперед.

Осваиваются методы проектирования цифровых модулей декодирования сигналов FSK интерфейса.

### 5. Описание материально-технической базы, необходимой для осуществления образовательного процесса по дисциплине (модулю)

Персональные компьютеры. Отладочные макеты NEXYS2. Цифровые осциллографы Signal-PV65.

Необходимое программное обеспечение: OrCAD 10.5, WebPack ISE.14.4.

### 6.Перечень рекомендуемой литературы

#### Основная литература

1. Основы микропроцессорной техники, учебное пособие / А. В. Шарапов. — Томск, ТУСУР, 2008.— URL: <https://e.lanbook.com/book/5448> (дата обращения: 13.01.2021). - Полный текст (Режим доступа : из сети МФТИ / Удаленный доступ)

#### Дополнительная литература

1. Микроэлектроника, учебное пособие / А. В. Шарапов. — Томск, ТУСУР, 2007.— URL: <https://e.lanbook.com/book/5449> (дата обращения: 13.01.2021). - Полный текст (Режим доступа : из сети МФТИ / Удаленный доступ)

#### **7. Перечень ресурсов информационно-телекоммуникационной сети "Интернет", необходимых для освоения дисциплины (модуля)**

1. <https://ru.wikipedia.org/wiki/MIL-STD-1553>
2. [www.screen-co.ru/index.php/ru/support/34/175-arinc-429.html](http://www.screen-co.ru/index.php/ru/support/34/175-arinc-429.html)
3. <http://spd.net.ru/Article/I2C.aspx>

#### **8. Перечень информационных технологий, используемых при осуществлении образовательного процесса по дисциплине (модулю), включая перечень необходимого программного обеспечения и информационных справочных систем (при необходимости)**

1. <https://ru.wikipedia.org/wiki/MIL-STD-1553>
  2. [www.screen-co.ru/index.php/ru/support/34/175-arinc-429.html](http://www.screen-co.ru/index.php/ru/support/34/175-arinc-429.html)
  3. <http://kramtp.info/UserFiles/file/art/auto/HART-protokol06-15.pdf>
  4. [www.cta.ru/cms/f/434764.pdf](http://www.cta.ru/cms/f/434764.pdf)
- Необходимое программное обеспечение: OrCAD 10.5, WebPack ISE.14.4.

#### **9. Методические указания для обучающихся по освоению дисциплины (модуля)**

Во время выполнения и сдачи лабораторных работ обучающиеся могут пользоваться конспектами лекций, методическими пособиями к лабораторным работам, лабораторными макетами, личной и лабораторной вычислительной техникой, и справочной литературой из интернета.

На лабораторных занятиях используются мультимедийные технологии, включая демонстрацию презентаций.

Для контроля и коррекции знаний используется компьютерное моделирование.

В процессе самостоятельной работы обучающиеся используют программные средства: WebPack ISE.14.4.

В том числе рекомендуем прочитать:

1. MIL-STD-1553 Tutorial // Avionics Interface Technologies
2. MIL-STD-1553 Tutorial and References // Ballard Technology (includes MIL-STD-1553B & MIL-HDBK-1553A Notice2)
3. MIL-STD-1553 Designer's Guide // Data Device Corporation
4. MIL-STD-1553 Tutorial // Alta Data Technologies
5. MIL-STD-1553B Concepts and Considerations // MilesTek Corporation
6. MIL-STD-1553 Tutorial // AIM GmbH
7. ГОСТ 3 52070-2003.
8. ИНТЕРФЕЙС ПО ГОСТ 18977-79 И РТМ 1495-75 (ARINC-429).

**ОЦЕНОЧНЫЕ МАТЕРИАЛЫ ПО ДИСЦИПЛИНЕ (МОДУЛЮ)**

<b>по направлению:</b>	Прикладные математика и физика
<b>профиль подготовки:</b>	Радиотехника и компьютерные технологии Физтех-школа Радиотехники и Компьютерных Технологий центр образовательных программ ФРКТ
<b>курс:</b>	<u>4</u>
<b>квалификация:</b>	бакалавр

Семестр, формы промежуточной аттестации: 8 (весенний) - Дифференцированный зачет

**Разработчики:**

И.Н. Лобанов, старший преподаватель  
А.С. Федоткин, старший преподаватель



## 1. Компетенции, формируемые в процессе изучения дисциплины

Код и наименование компетенции	Индикаторы достижения компетенции
УК-1 Способен осуществлять поиск, критический анализ и синтез информации, применять системный подход для решения поставленных задач	УК-1.2 Находит, критически анализирует и выбирает информацию, необходимую для решения поставленной задачи
	УК-1.4 Грамотно, логично, аргументированно формирует собственные суждения и оценки
УК-2 Способен определять круг задач в рамках поставленной цели и выбирать оптимальные способы их решения, исходя из действующих правовых норм, имеющихся ресурсов и ограничений	УК-2.1 Формулирует совокупность взаимосвязанных задач в рамках поставленной цели работы, обеспечивающих ее достижение. Определяет ожидаемые результаты решения поставленных задач
УК-3 Способен осуществлять социальное взаимодействие и реализовывать свою роль в команде	УК-3.1 Способен устанавливать разные виды коммуникации (учебную, научную, деловую, неформальную и др.)
ОПК-2 Способен использовать современные информационные технологии и программные средства при решении задач профессиональной деятельности, соблюдая требования информационной безопасности	ОПК-2.1 Способен применять современные вычислительную технику и сервисы сети Интернет в области (сфере) профессиональной деятельности
ОПК-4 Способен осуществлять сбор и обработку научно-технической и (или) технологической информации для решения фундаментальных и прикладных задач	ОПК-4.2 Знает основные источники научно-технической и (или) технологической информации в области профессиональной деятельности
	ОПК-4.4 Владеет навыками работы с компьютером и компьютерными сетями с целью получения, хранения и обработки научной (технической, технологической) информации
ПК-2 Способен анализировать полученные в ходе научно-исследовательской работы данные и делать научные выводы (заключения)	ПК-2.3 Способен представлять научные утверждения, их обоснования и доказательства, научные проблемы и их решения ясно и точно в терминах, понятных для профессиональной аудитории, в письменной и устной форме
ПК-3 Способен выбирать и применять подходящее оборудование, инструменты и методы исследований для решения задач в избранной предметной области	ПК-3.3 Умеет производить оценку точности численных методов, используемых на ЭВМ, вычислительной сложности используемых алгоритмов и объема требуемых вычислительных ресурсов

## 2. Показатели оценивания компетенций

В результате изучения дисциплины «Лаборатория телекоммуникационных устройств» обучающийся должен:

### знать:

- основные инструменты и технологии, составляющие понятие устройств;
- основные технологические процессы, связанные с разработкой новых телекоммуникационных устройств на новых ПЛИС;
- современные проблемы проектирования новых телекоммуникационных устройств;
- основные методы оптимизации проектирования новых телекоммуникационных устройств;
- основы обеспечения качества и высокой скорости проектирования при разработке новых телекоммуникационных устройств.

### уметь:

- пользоваться своими знаниями для решения прикладных и технологических задач;
- делать правильные выводы из сопоставления результатов моделирования и эксперимента;
- делать качественные выводы при переходе к предельным частотам сигналов синхронизации цифровых устройств;
- видеть в результатах моделирования соответствия и отличия от реальных процессов в телекоммуникационных устройствах;
- осваивать новые методики описания связей элементов в электронных схемах цифровых устройств.

**владеть:**

- навыками освоения большого объема информации;
- навыками самостоятельной работы и использования информации из баз знаний в Интернет;
- культурой постановки и проектирования задач по разработке телекоммуникационных устройств;
- навыками использования современных инструментов проектирования телекоммуникационных устройств;
- практикой исследования и решения теоретических и прикладных задач.

### **3. Перечень типовых (примерных) вопросов, заданий, тем для подготовки к текущему контролю**

Текущий контроль по лабораторному курсу «Лаборатория телекоммуникационных устройств» осуществляется в форме контроля преподавателем усвоения методов анализа и проектирования на современной элементной базе сложных электронных цифровых телекоммуникационных устройств в форме проведения опросов по полученным результатам с выставлением текущих оценок за каждый этап подготовки, выполнения и сдачи лабораторных работ.

Перечень контрольных вопросов

Вопросы к “допуску” Lab404\_1B

1. Чему равно максимальное значение средней скорости передачи данных Вашего варианта?
2. Чему равна минимальная длительность передачи байта Вашего варианта?
3. Как формируется сигнал start (рис.4)?
4. Начертите схему формирования сигнала start.
5. Что означают “треугольники” cb\_tact рис.4 и почему они не все одинаковые?
6. Начертите схему формирования сигнала ce\_tact.
7. Начертите схему формирования сигнала ce\_bit.
8. Как формируется сигнал en\_rx\_byte?
9. Начертите схему формирования сигнала en\_rx\_byte.
10. Как формируется сигнал ok\_rx\_byte?
11. Начертите схему формирования сигнала ok\_rx\_byte.
12. Как из 8-ми последовательных бит inp(URXD) получается 8-ми битное число sr\_dat[7:0]?
13. Чему равны сигналы напряжения физических сигналов TXD и RXD паузе между передачами?
14. Чему равно минимальное число разрядов счетчика cb\_tact Вашего варианта скорости?

Вопросы к “выполнению” Lab404\_1B

15. Какое минимальное количество триггеров необходимо для реализации модуля URXD1B Вашего варианта скорости?
16. Чему равна по результатам моделирования максимально допустимая относительная разность периодов сигналов синхронизации модулей передатчика и приемника для Вашего варианта данных?
17. Как зависит максимально допустимая относительная разность периодов сигналов синхронизации модулей передатчика и приемника от бит данных?
18. Чему равна максимально допустимая относительная разность периодов сигналов синхронизации модулей передатчика и приемника если старший бит данных 1?
19. Чему равна максимально допустимая относительная разность периодов сигналов синхронизации модулей передатчика и приемника если старший бит данных 0?
20. Что примет приемник, если передатчик передает tx\_dat[7:0]=8'h00, но со скоростью в два раза большей чем та, на которую рассчитан приемник?

21. Что примет приемник, если передатчик передает  $tx\_dat[7:0]=8'hFF$ , но со скоростью в два раза меньшей чем та, на которую рассчитан приемник?
22. Что примет приемник, если передатчик передает  $tx\_dat[7:0]=8'hFF$ , но со скоростью в четыре раза меньшей чем та, на которую рассчитан приемник?
23. Что примет приемник, если передатчик передает  $tx\_dat[7:0]=8'hFF$ , но со скоростью в восемь раз меньшей чем та, на которую рассчитан приемник?
24. Можно ли по осциллограмме сигнала TXD определить границы байт если передается непрерывный поток  $tx\_dat[7:0]=8'h55$ ?
25. Как надо изменить строку `sr_dat <= (T_start & ce_tact)? dat : (T_dat & ce_tact)? sr_dat>>1 : sr_dat ;` модуля `UTXD1B` для передачи данных старшими битами вперед?
26. Как надо изменить строку `assign UTXD = T_start? 0 : T_dat? sr_dat[0] : 1 ;` модуля `UTXD1B` для передачи данных старшими битами вперед?

#### Вопросы к “допуску” Lab404\_CRC

1. Чему равна минимальное значение числа разрядов счетчика `cb_tact` Вашего варианта?
2. Как изменится сигнал `ok_rx_bl` (“Успешный прием блока байт”) модуля `URXD_CRC_BL` если в модуле `CONST` в строке `“define XCRC16 16'h4002 //CRC (x^16 + x^15 + x^2 + 1)”` заменить значение `XCRC16` равное `16'h4002`, например, на инверсное `16'hBFFD`?
3. Как формируется передаваемые данные `dat[7:0]` в модуле `Sim_UTXD_CRC`?
4. Что надо изменить в строке `“CRC <= st_rx_bl? `INIT_CRC : (x0 & ce_crc)? (((CRC^XCRC16)>>1) | 1<<15): ce_crc? (CRC>>1) : CRC ;//16'h4002”` и в строке `“wire x0 = CRC[0] ^ RXD ;”` схемы модуля `URXD_CRC_BL`, для приема данных старшими битами вперед?
5. Что надо изменить в строке `“CRC <= st_rx_bl? `INIT_CRC : (x0 & ce_crc)? (((CRC^XCRC16)>>1) | 1<<15): ce_crc? (CRC>>1) : CRC ;//16'h4002”` и в строке `“wire x0 = CRC[0] ^ sr_dat[0] ;”` схемы модуля `Sim_UTXD_CRC`, для передачи данных старшими битами вперед?
6. Напишите на Verilog-е сигналы `ew0`, `ew1` и `ew2` модуля `my_BLOCK` (рис.8).
7. Напишите на Verilog-е сигналы `er0`, `er1`, `er2` и `er3` модуля `my_BLOCK` (рис.8).
8. Как изменится работа приемника, если передатчик не будет во втором байте (`lbl`) давать значение количества передаваемых байт?
9. Как формируется ответные данные `test_dat` в модуле `Test_URXD_CRC_BL` для модуля `RET_TXD_CRC_BL`?
10. Как надо изменить строки `“wire T_Lb_CRC = (cb_byte==N_byte); // Интервал младшего байта CRC`  
`wire T_Hb_CRC = (cb_byte==N_byte+1); // Интервал старшего байта CRC”` в модуле `Sim_UTXD_CRC` для передачи данных старшими битами вперед?
11. Как надо изменить строку `“sr_dat <= (T_start & ce_tact)? tx_dat : ce_sh? sr_dat>>1 | 1<<7 : sr_dat ;”` в модуле `RET_TXD_CRC_BL` для передачи данных старшими битами вперед?
12. Как надо изменить строку `“rx_dat <= (ce_bit & T_sh)? rx_dat>>1 | RXD<<7 : rx_dat ;”` в модуле `URXD_CRC_BL` для приема данных старшими битами вперед?
13. Как надо изменить строку `“sr_dat <= (T_start & ce_tact)? tx_dat : ce_sh? sr_dat>>1 | 1<<7 : sr_dat ;”` `Sim_UTXD_CRC` для передачи данных старшими битами вперед?
14. Каково функциональное назначение сигнала `res` модуля `URXD_CRC_BL`?
15. Какое значение надо установить параметру `REF_PAUESE` модуля `URXD_CRC_BL` если передаваемые данные формируются не аппаратным модулем `Sim_UTXD_CRC` а микроконтроллером?

#### Вопросы к “выполнению” Lab404\_CRC

16. Какое минимальное количество триггеров необходимо для реализации модуля `URXD_CRC_BL` вашего варианта?
17. Чему равна в Вашем варианте равна максимально допустимая пауза между принимаемыми байтами?
18. Имеется ли возможность при помощи программы `ComChange` увидеть состояния переключателей макета?
19. Что нужно сделать в модуле `my_BLOCK`, чтобы после загрузки конфигурации в макет загорелись все светодиоды?
20. Что нужно сделать в модуле `my_BLOCK`, чтобы после загрузки конфигурации на семи сегментном индикаторе макета (`DISPLAY`) загорелись все сегменты?

#### Вопросы к “допуску” Lab405\_ADC

1. Как определить смещение сигнала  $U_{in}$  ARINC-429?
2. Как измерить амплитуду импульсов сигнала  $U_{in}$  ARINC-429?
3. Как формируется передаваемые биты данных?
4. Как задерживается сигнал  $U_{in}$  при измерении амплитуды импульсов сигнала ARINC-429?
5. Как регулируется амплитуда выходных импульсов MTRP\_SH в модуле Gen\_MTR?
6. Чему равна амплитуда импульсов на выходе ЦАП R2R при  $M=32$ ?
7. По какому правилу формируется контрольный бит?
8. Что надо изменить в модуле AR\_TXA чтобы изменить направление передачи бит данных?
9. Чему равна максимальная частота передачи пакетов Вашего варианта задания?
10. Для чего нужен “сброс” в паузе между словами и как формируется сигнал  $res$  в модуле AR\_RXA?
11. Как в приемном блоке AR\_RXA определяется, что наступила пауза?
12. Что надо изменить в модуле AR\_RXA чтобы изменить направление приема бит данных?
13. Зачем нужна инициализация модуля памяти MEM8x32, которая используется для задержки импульсов в модуле Mes\_AMP\_SH измерения смещения и амплитуды?
14. Будет ли правильно измеряться амплитуда и смещение без инициализации модуля памяти MEM8x32 в модуле Mes\_AMP\_SH?
15. Как выполняется контроль правильности принятого блока данных в модуле AR\_RXA?
15. По какому правилу формируется сигнал  $ok\_rx$  в модуле AR\_RXA?

Вопросы к “выполнению” Lab405\_ADC

16. Какое минимальное количество триггеров необходимо для реализации модуля AR\_TXA Вашего варианта?
17. Чему равна в Вашем варианте минимальная допустимая пауза между принимаемыми пакетами?
18. Для чего нужен модуль CORR\_BL в схеме рис.5?
19. Предложите схему модуля для проверки зависимости  $U_{dac}$  R2R от  $X$ .
20. Как влияет по результатам моделирования отклонение частоты синхронизации приемника от номинальной на качество приема данных.

Вопросы к “допуску” Lab405\_ND

1. Как формируется контрольный бит?
2. Как надо изменить строку “ $sr\_adr \leq start? ADR : (ce\_tact \& en\_tx)? sr\_adr \ll 1 : sr\_dat[0] : sr\_adr ;$ ” схемы модуля AR\_TXD, чтобы адрес передавался младшими битами вперед?
3. Как надо изменить строку “ $sr\_dat \leq start? DAT : (ce\_tact \& en\_tx)? sr\_dat \gg 1 : sr\_dat ;$ ” схемы модуля AR\_TXD, чтобы данные передавались старшими битами вперед?
4. Для чего нужен сигнал SLP?
5. Чему равна максимальная частота передачи слов Вашего варианта задания?
6. Для чего нужен “сброс” в паузе между словами и как формируется сигнал  $res$  в модуле AR\_RXD?
7. Как в приемном блоке AR\_RXD можно определить, что наступила пауза?
8. Как выполнить контроль правильности принятого слова в модуле AR\_RXD?
9. По какому правилу надо формировать сигнал  $se\_wt$  в модуле AR\_RXD?
10. Для чего в схеме рис.6 предназначены два мультиплексора M2\_1?
11. Чему равна длительность импульсов сигналов Вашего варианта задания?

Вопросы к “выполнению” Lab405\_ND

12. Какое минимальное количество триггеров необходимо для реализации модуля AR\_TXA Вашего варианта?
13. Чему равна в Вашем варианте минимальная допустимая пауза между принимаемыми пакетами?
14. Как влияет по результатам моделирования отклонение частоты синхронизации приемника от номинальной на качество приема данных.

Вопросы к “допуску” Lab406

1. Чем отличаются сигналы контрольного слова от слова данных?
2. Чему равна длительность пакета, состоящего из ответного слова и  $N$  слов данных?
3. Как определяется начало интервала данных в каждом слове?
4. По какому правилу формируется контрольный бит передатчика?
5. Алгоритм декодирования сигнала синхронизации.

6. Как кодируются биты данных?
7. Предложите алгоритм декодирования бит данных?
8. Как влияют паузы на качество декодирования бит данных?
9. Как влияет не одинаковость эталонов времени приемника и передатчика на качество декодирования бит данных?
10. Чему равна максимально допустимая относительная разность эталонов времени приемника и передатчика без автоподстройки?
11. Предложите алгоритм автоподстройки декодера бит приемника по перепадам сигнала в середине бит данных?
11. Как влияет не одинаковость эталонов времени приемника и передатчика на декодирование сигнала синхронизации?
12. Как проверяется правильность приема блока данных?

Вопросы к “выполнению” Lab406

13. Какое минимальное количество триггеров необходимо для реализации модуля MIL\_TXD Вашего варианта?
14. Какое минимальное количество триггеров необходимо для реализации модуля MIL\_RXD Вашего варианта?
15. Чему равна по результатам моделирования максимально допустимая относительная разность периодов сигналов синхронизации модулей передатчика и приемника?

"Вопросы к “допуску” Lab406\_ADC

1. Чем отличаются сигналы контрольного слова от слова данных?
2. Чему равна длительность пакета состоящего из ответного слова и N слов данных?
3. Как определяется начало блока данных?
4. По какому правилу формируется контрольный бит передатчика?
5. Предложите алгоритм декодирования сигнала синхронизации.
6. Как измеряется смещение и амплитуда импульсов входного сигнала Inp[7:0] в модуле MIL\_DET\_SY?
7. Для чего в модуле MIL\_DET\_SY используется модуль памяти MEM8x256?
8. Для чего в модуле MIL\_DET\_SY используется параметр `Amin`?
9. Как кодируются биты данных?
10. Для чего используется сигнал QM при декодировании бит данных?
11. Как влияют паузы на качество декодирования бит данных?
12. Как влияет не одинаковость эталонов времени приемника и передатчика на декодирование бит данных?
13. Чему равна максимально допустимая относительная разность эталонов времени приемника и передатчика без коррекции счетчика cb\_tact?
14. Как производится коррекция счетчика cb\_tact в “Вашем модуле” MIL\_DET\_DAT?
15. Как влияет не одинаковость эталонов времени приемника и передатчика на декодирование сигнала синхронизации?
16. Как проверяется правильность приема слова данных?

Вопросы к “выполнению” Lab406\_ADC

17. Какое минимальное количество триггеров необходимо для реализации модуля MIL\_TXD\_DAC Вашего варианта?
18. Какое минимальное количество триггеров необходимо для реализации модуля MIL\_DET\_SY Вашего варианта?
19. Чему равна по результатам моделирования максимально допустимая относительная разность периодов сигналов синхронизации модулей передатчика и приемника?

Вопросы к “допуску” Lab406\_DX

1. Чем отличаются сигналы контрольного слова от слова данных?
2. Чему равна длительность пакета, состоящего из ответного слова и 4-х слов данных?
3. Как определяется начало интервала данных слова?
4. Как кодируются биты данных?
5. По какому правилу формируется контрольный бит передатчика?
6. Предложите алгоритм декодирования сигнала синхронизации.
7. Как влияет не одинаковость эталонов времени приемника и передатчика на качество декодирования сигнала синхронизации?

8. Предложите алгоритм декодирования бит данных.
8. Как влияют паузы на качество декодирования бит данных?
9. Как влияет не одинаковость эталонов времени приемника и передатчика на качество декодирования бит данных?
10. Как производится коррекция счетчика `cb_tact` в схеме рис.7?
11. Для чего используется сигнал `QM` при декодировании бит данных в схеме рис.9?
12. Как проверяется правильность приема слова данных (см. рис.9)?
13. Чему равна максимально допустимая относительная разность эталонов времени приемника и передатчика без коррекции счетчика `cb_tact`?

Вопросы к “выполнению” Lab406 DX

14. Как зависит длительность интервала `T_corr` коррекции от длительности паузы `Tzer`?
15. Как зависит порог `REF_bit` декодирования бит от длительности пауз `Tzer`?
16. Какое количество триггеров необходимо для реализации модуля `MIL_TXD` вашего варианта?
17. Какое количество триггеров необходимо для реализации модуля `Gen_CW_4DW` передатчика контрольного слова и 4-х слов данных?
18. Чему равна по результатам моделирования максимально допустимая относительная разность периодов сигналов синхронизации модулей передатчика и приемника?
19. Как производится коррекция счетчика `cb_tact` в “Вашем модуле” `MIL_RXD`?

Вопросы к “допуску” Lab407\_ND

1. Какие ограничения накладываются на количество бит в пакете?
2. В каком направлении могут передаваться биты данных (младшими или старшими вперед)?
3. По какому перепаду сигнала `SCLK` изменяется сигнал `MOSI`?
4. По какому перепаду сигнала `SCLK` должен изменяться сигнал `MISO`?
5. Как надо изменить составленную Вами на Verilog-е схему `SPI_MASTER`, чтобы изменилось направление передачи бит данных?
6. Как надо изменить составленную Вами на Verilog-е схему `SPI_SLAVE`, чтобы изменилось направление передачи бит данных?
7. Как при отсутствии в модуле `SPI_SLAVE` сигнала синхронизации в режиме ожидания сеанса можно асинхронно загрузить данными его регистр передатчика?
8. Как влияют флюктуации и нестабильность периода сигнала `SCLK` мастера на качество передачи и приема данных?
9. Для чего, например, может использоваться счетчик бит в модулях мастера и ведомого?

Вопросы к “выполнению” Lab407\_ND

10. Какое количество триггеров необходимо для реализации модуля `SPI_MASTER` Вашего варианта?
11. Для чего в схеме рис.5 предназначен мультиплексор `M2_1`?
12. Составить схему модуля `Gen_st` для Вашего варианта задания.
13. Составить схему модуля `MUX64_16` мультиплексора отображения данных.
14. Составить схему модуля `SORCE_DAT` Вашего варианта.
15. 5.1 Можно ли при реализации модуля `SLAVE` на ПЛИС не использовать сигнал синхронизации `clk` (50 МГц)?
16. 5.2 Влияет ли не симметрия сигнала `SCLK` на качество работы модулей `MASTER`, `SLAVE`?
17. 5.3 Влияет ли не стабильность периода сигнала `SCLK` на качество работы модулей `MASTER`, `SLAVE`?
18. 5.4 Влияет ли длительность фронтов и спадов сигнала `SCLK` на качество работы модулей `MASTER`, `SLAVE`?
19. 5.5 Влияет ли длительность фронта и спада сигнала `LOAD` на качество работы модулей `MASTER`, `SLAVE`?
20. 5.6 Влияет ли длительность фронтов и спадов сигналов `MOSI` и `MISO` на качество работы модулей `MASTER`, `SLAVE`?
21. 5.7 Можно ли использовать `SPI` интерфейс на больших расстояниях?
22. 5.8 Как правильнее формировать сигналы `SCLK` и `LOAD` модуля `MASTER`: при помощи логического элемента (`wire`) или при помощи триггера (`reg`)?

Вопросы к “допуску” Lab408

1. Как всего по двум проводникам можно передавать данные от мастера к ведомым и от любого ведомого к мастеру?

2. Почему ведомые своими передатчиками, подключенными к общей линии SDA, не мешают ни мастеру ни друг другу?
3. Для чего нужен резистор PULLUP в схеме рис.2?
4. Как ведомый узнает, что переданное сообщение предназначено ему?
5. Как мастер определяет, что к линиям подключен необходимый ведомый?
6. Чему равна скорость передачи бит данных и что ее ограничивает?
7. Как ведомые определяют начало передачи данных от мастера?
8. Как ведомые определяют конец передачи данных от мастера?
9. Допустимо ли изменение SDA при высоком уровне SCL на интервале передачи данных?
10. Какое назначение бит данных первой передачи мастера?
11. Какое назначение данных второй передачи мастера?
12. Какое назначение данных третьей передачи мастера?

Вопросы к “выполнению” Lab408

13. Какое количество триггеров необходимо для реализации модуля MASTER\_I2C?
14. Как формируется сигнал SDA в модуле MASTER\_I2C?
15. Какое назначение имеют байты, получаемые от ПК модулем ADR\_COM\_DAT\_BL?
16. Какое назначение имеют байты, передаваемые в ПК модулем TXD\_RET\_BL?

Вопросы к “допуску” Lab414\_F95

1. Какие физические сигналы соответствуют битам 1 и 0 передаваемых данных протокола FSK?
2. Какими пакетами и по какому протоколу передаются данные FSK?
3. Как можно определить границы бит сигнала FSK в непрерывном потоке 1 или 0?
4. Будут ли правильно определяться границы бит если первый бит пакета данных 1?
5. Как обеспечивается непрерывность фазы сигнала FSK\_SH в модуле Gen\_FSK\_SIN?
6. Как регулируется амплитуда сигнала FSK\_SH в модуле Gen\_FSK\_SIN?
7. Как в модуле Gen\_FSK\_SIN при частоте синхронизации макета NEXYS-2 Fclk=50000000Hz удается получать сигналы с не кратными частотами 1200Hz и 2200Hz?
8. Какой алгоритм оценки смещения SH и амплитуды AMP используется в модуле Mes\_AMP\_SH?
9. Для чего в модуле Mes\_AMP\_SH используется модуль памяти MEM12x128?
10. Для чего и как инициализируется модуль памяти MEM12x128 в модуле Mes\_AMP\_SH?
11. Для чего в модуле DET\_FSK используются модули памяти ROM\_18x100\_Wre и ROM\_18x100\_Wim?
12. Какой алгоритм декодирования бит используется в модуле DET\_FSK?
13. Как в модуле DET\_FSK формируется сигнал OCD?
14. По какому правилу в модуле DET\_FSK формируется сигнал FSK\_start?
15. По какому правилу в модуле DET\_FSK формируется сигнал FSK\_en\_rx интервала приема бит?
16. По какому правилу в модуле DET\_FSK формируется сигнал RX\_bit?
17. Для чего и по какому правилу в модуле Mes\_AMP\_SH формируется сигнал res?

Вопросы к “выполнению” Lab414\_F95

18. Какое количество триггеров необходимо для реализации модуля Mes\_AMP\_SH?
19. Какое количество триггеров необходимо для реализации модуля Gen\_FSK\_1bit?
20. Какое количество триггеров и умножителей необходимо для реализации модуля DFTn?
21. Как изменятся результаты моделирования пункта 5.4 задания к выполнению если в модуле Gen\_Dn в таблице assign n = заменить 1 на 99 и 2 на 98?
22. Для чего в схеме лабораторной работы рис.3 используются модули ADC\_95 и SPI\_DAC8043?
23. Как меняется множитель M на выходе модуля BTN\_REG\_AMP (рис.3) при нажатии кнопок BTN3 и BTN0?
24. Для чего в схеме лабораторной работы рис.3 используется модуль мультиплексора MUX\_FSK?

Вопросы к “допуску” Lab414\_N95

1. Какие физические сигналы соответствуют битам 1 и 0 передаваемых данных протокола FSK?
2. Какими пакетами и по какому протоколу передаются данные FSK?
3. Как можно определить границы бит сигнала FSK?
4. Как обеспечивается непрерывность фазы сигнала FSK\_SH в модуле Gen\_FSK\_1bit?

5. Как регулируется амплитуда сигнала FSK\_SH в модуле Gen\_FSK\_1bit?
6. Как в модуле Gen\_FSK\_1bit при частоте синхронизации макета NEXYS-2 50 MHz удается получать сигналы с не кратными частотами 1200Hz и 2200Hz?
7. Какой алгоритм оценки смещения SH и амплитуды AMP используется в модуле Mes\_AMP\_SH?
8. Для чего в модуле Mes\_AMP\_SH используется модуль памяти MEM12x128?
9. Для чего и как инициализируется модуль памяти MEM12x128 в модуле Mes\_AMP\_SH?
10. Как в модуле DET\_FSK\_bit\_Nocd формируется сигнал OCD?
11. Какой алгоритм декодирования бит используется в модуле DET\_FSK\_bit\_Nocd?
12. По какому правилу в модуле DET\_FSK\_bit\_Nocd формируется сигнал FSK\_start?
13. По какому правилу в модуле DET\_FSK\_bit\_Nocd формируется сигнал FSK\_en\_rx интервала приема бит?
14. По какому правилу в модуле DET\_FSK\_bit\_Nocd формируется сигнал RX\_bit?
15. Для чего и по какому правилу в модуле Mes\_AMP\_SH формируется сигнал res?
16. Будут ли правильно определяться границы бит если первый бит пакета 1?

Вопросы к “выполнению” Lab414\_N95

17. Какое количество триггеров необходимо для реализации модуля Mes\_AMP\_SH?
18. Какое количество триггеров необходимо для реализации модуля Gen\_FSK\_1bit?
19. Какое количество триггеров необходимо для реализации модуля DET\_FSK\_bit\_Nocd?
20. Для чего в схеме лабораторной работы рис.3 используются модули ADC\_95 и SPI\_DAC8043?
21. Как меняется множитель M на выходе модуля BTN\_REG\_AMP (рис.3) при нажатии кнопок BTN3 и BTN0?
22. Для чего в схеме лабораторной работы рис.3 используется модуль мультиплексора MUX\_FSK?

Вопросы к “допуску” Lab414\_T95

1. Какие физические сигналы соответствуют битам 1 и 0 передаваемых данных протокола FSK?
2. Какими пакетами и по какому протоколу передаются данные FSK?
3. Как можно определить границы бит сигнала FSK при непрерывном потоке бит 0?
4. Как обеспечивается непрерывность фазы сигнала FSK\_SH в модуле Gen\_FSK\_1bit?
5. Как регулируется амплитуда сигнала FSK\_SH в модуле Gen\_FSK\_1bit?
6. Как в модуле Gen\_FSK\_1bit при частоте синхронизации макета NEXYS-2 удается получать сигналы с частотами 1200Hz и 2200Hz?
7. Какой алгоритм оценки смещения SH и амплитуды AMP используется в модуле Mes\_AMP\_SH?
8. Для чего в модуле Mes\_AMP\_SH используется модуль памяти MEM12x128?
9. Для чего и как инициализируется модуль памяти MEM12x128 в модуле Mes\_AMP\_SH?
10. Как в модуле DET\_FSK\_bit\_Tocd формируется сигнал OCD?
11. Какой алгоритм декодирования бит используется в модуле DET\_FSK\_bit\_Tocd?
12. По какому правилу в модуле DET\_FSK\_bit\_Tocd формируется сигнал FSK\_start?
13. По какому правилу в модуле DET\_FSK\_bit\_Tocd формируется сигнал FSK\_en\_rx интервала приема бит?
14. По какому правилу в модуле DET\_FSK\_bit\_Tocd формируется сигнал RX\_bit?
15. Для чего и по какому правилу в модуле Mes\_AMP\_SH формируется сигнал res?
16. Будут ли правильно определяться границы бит, если первый бит пакета 1?

Вопросы к “выполнению” Lab414\_T95

17. Какое количество триггеров необходимо для реализации модуля Mes\_AMP\_SH?
18. Какое количество триггеров необходимо для реализации модуля Gen\_FSK\_1bit?
19. Какое количество триггеров необходимо для реализации модуля DET\_FSK\_bit\_Tocd?
20. Для чего в схеме лабораторной работы рис.3 используются модули ADC\_95 и SPI\_DAC8043?
21. Как меняется множитель M на выходе модуля BTN\_REG\_AMP (рис.3) при нажатии кнопок BTN3 и BTN0?
22. Для чего в схеме лабораторной работы рис.3 используется модуль мультиплексора MUX\_FSK?



1. Расскажите о методах передачи данных по COM-порту.
2. Каков принцип защиты пакета данных кодом CRC-16?
3. Какие методы защиты от ошибок используются в стандарте ARINC-429?
4. Как автоматически устанавливать пороги на постоянном относительном уровне импульсов сигнала ARINC-429?
5. Какие методы защиты от ошибок используются в стандарте MIL-1553?
6. Как осуществляется синхронизация передатчика и приемника с использованием кодирования Манчестер II в MIL-1553?
7. Объясните принцип действия дифференциальных сигнальных пар.
8. Объясните, каким образом достигается подстройка приёмника к скорости передатчика в стандарте ARINC-429?
9. Предложите метод создания приемника стандарта ARINC-429?, не чувствительного к скорости передатчика в пределах определённого диапазона скоростей.
10. Возможно ли декодирование непрерывного FSK сигнала?
11. Какой из методов декодирования FSK сигнала более помехоустойчив?
12. Как воспользоваться FFT декодирования FSK сигнала?
13. Как воспользоваться КИХ фильтром для декодирования FSK сигнала?

#### Критерии оценивания

Оценка "отлично (10)" выставляется студенту, показавшему всесторонние, систематизированные, глубокие знания учебной программы дисциплины, проявляющему интерес к данной предметной области, продемонстрировавшему умение уверенно и творчески применять их на практике при решении конкретных задач, свободное и правильное обоснование принятых решений.

Оценка "отлично (9)" выставляется студенту, показавшему всесторонние, систематизированные, глубокие знания учебной программы дисциплины и умение уверенно применять их на практике при решении конкретных задач, свободное и правильное обоснование принятых решений.

Оценка "отлично (8)" выставляется студенту, показавшему всесторонние, систематизированные, глубокие знания учебной программы дисциплины и умение уверенно применять их на практике при решении конкретных задач, правильное обоснование принятых решений, с некоторыми недочетами.

Оценка "хорошо (7)" выставляется студенту, если он твердо знает материал, грамотно и по существу излагает его, умеет применять полученные знания на практике, но недостаточно грамотно обосновывает полученные результаты.

Оценка "хорошо (6)" выставляется студенту, если он твердо знает материал, грамотно и по существу излагает его, умеет применять полученные знания на практике, но допускает в ответе или в решении задач некоторые неточности.

Оценка "хорошо (5)" выставляется студенту, если он в основном знает материал, грамотно и по существу излагает его, умеет применять полученные знания на практике, но допускает в ответе или в решении задач достаточно большое количество неточностей.

Оценка "удовлетворительно (4)" выставляется студенту, показавшему фрагментарный, разрозненный характер знаний, недостаточно правильные формулировки базовых понятий, нарушения логической последовательности в изложении программного материала, но при этом он освоил основные разделы учебной программы, необходимые для дальнейшего обучения, и может применять полученные знания по образцу в стандартной ситуации.

Оценка "удовлетворительно (3)" выставляется студенту, показавшему фрагментарный, разрозненный характер знаний, допускающему ошибки в формулировках базовых понятий, нарушения логической последовательности в изложении программного материала, слабо владеет основными разделами учебной программы, необходимыми для дальнейшего обучения и с трудом применяет полученные знания даже в стандартной ситуации.

Оценка "неудовлетворительно (2)" выставляется студенту, который не знает большей части основного содержания учебной программы дисциплины, допускает грубые ошибки в формулировках основных принципов и не умеет использовать полученные знания при решении типовых задач.

Оценка "неудовлетворительно (1)" выставляется студенту, который не знает основного содержания учебной программы дисциплины, допускает грубейшие ошибки в формулировках базовых понятий дисциплины и вообще не имеет навыков решения типовых практических задач.

## **5. Методические материалы, определяющие процедуры оценивания знаний, умений, навыков и (или) опыта деятельности**

Во время проведения дифференцированного зачёта обучающиеся могут пользоваться программой дисциплины, а также справочной литературой, вычислительной техникой.

Дифференцированный зачёт проводится путем организации специального опроса, проводимого в устной форме.